FPGA Xilinx-K7 Kintex7 Xc7k325 410t de grau industrial

DDR3 SDRAMQ: 16 GB de DDR3, 4 GB per unitat, 16 bits de dades, memòria flash SPI: una peça de memòria flash QSPIFLASH de 128 MBIT, que es pot utilitzar per a fitxers de configuració de FPGA i emmagatzematge de dades d'usuari. Nivells d'interfície del banc FPGA: ajustables a 1,8 V, 2,5 V, 3,3 V elèctrics. Si cal substituir el nivell, només cal substituir la posició corresponent de la perla magnètica per aconseguir l'ajust. Font d'alimentació de la placa central: rang de 5 V-12 V de la font d'alimentació EEPROM; M24C02-WMN6TP es basa en un dispositiu de bus I2C. Seguint el mètode d'inici de la placa central del protocol de segona línia: admet dos modes d'inici, que són connectors flash JTAG i QSPI. Port ampliat, 120 pins, interfície SFP de la placa inferior Panasonic AXK5A2137yg MP5700: 2 mòduls òptics poden aconseguir una comunicació de fibra òptica d'alta velocitat, de fins a 6 GB/s. Rellotge de la placa inferior: 1 rellotge de referència de 200 MHz connectat a la placa central. Peu del tub de rellotge MRCC, 125 MHz. La placa inferior dels peus del tub de rellotge GTX que es connecta a la placa central és un port d'expansió de 40 pins: es reserva un port d'extensió de 40 trets amb un espai estàndard de 2,54 mm, que s'utilitza per connectar el mòdul de disseny propi del client. Rellotge de la placa central Essence: hi ha diverses fonts de rellotge a la placa. Aquestes inclouen el rellotge del sistema de 200 MHz, el rellotge GTX de 125 MHz i el rellotge EMCCLK de 66 MHz. Port JTAG: 10 punts de connexió Port JTAG estàndard de 2,54 mm, per descarregar i depurar LED per a programes FPGA: un total de 6 llums LED vermelles a la placa central, que indiquen l'alimentació de la targeta de la placa, 4 llums indicadores de senyal i peus de tub d'E/S FPGA connectats directament. Clau: 4 tecles. 4 tecles. Són botons de reinici de FPGA, tecles Program_b i dues tecles d'usuari.